布-圖設計的保護期限是多少年

我國集成電路布-圖設計保護條例規(guī)定，布-圖設計專有權(quán)的保護期為10年，自布-圖設計登記申請之日或者在世界任何地方首次投入商業(yè)利用之日起計算，以較前日期為準。但是，無論是否登記或者投入商業(yè)利用，布-圖設計自創(chuàng)作完成之日起15年后，不再受本條例保護。

布-圖設計的符號法

首先根據(jù)電路和工藝條件。將電路的元件、連線、接觸孔等規(guī)定為符號，并在由工藝條件確定的網(wǎng)格上用這些符號描述電路元件及其互連關(guān)系，然后由計算機軟件自動產(chǎn)生實際的芯片布-圖。在設計中也可采用相對網(wǎng)格，用符號在網(wǎng)格上描述出電路的骨架圖后，由計算機軟件進行布-圖空間的壓縮并產(chǎn)生實際芯片布-圖。這種設計方式可縮短作圖和數(shù)字化的周期并可獲得布-圖密度較高的設計結(jié)果。

相關(guān)知識：布-圖設計的保準單元

利用預先設計好的標準單元進行電路布-圖設計。標準單元在電學上可以是一個邏輯門或觸發(fā)器等功能子電路。這些單元的高度相同，長度不同。所有的輸入、輸出接點排列在單元的上、下一邊或兩邊上。地線和電源線排列在單元的左右兩邊。布-圖設計時,計算機根據(jù)電路的互連關(guān)系將單元成行地排列，行內(nèi)單元的地線、電源線同時實現(xiàn)了互連，電路單元的其他互連在單元行間和兩端的布線通道區(qū)中間完成,一般采用雙層布線,可由計算機軟件自動完成。單元行間的距離可根據(jù)布線的實際需要進行調(diào)整。這是一種自動化設計方式，設計周期短，但布-圖密度低于人工設計方式。

布-圖設計的邏輯陣列

通常是面向隨機組合邏輯電路。設計時，通過邏輯轉(zhuǎn)換將電路等價地轉(zhuǎn)換成一個規(guī)則的陣列式電路，使電路的輸出成為輸入的“與-或”函數(shù)。這樣,電路就可用一個(或多個)“與”矩陣-“或”矩陣表示。電路的布-圖設計也就轉(zhuǎn)化為規(guī)則的陣列式電路的設計(如只讀存儲器)。在給出陣列的編碼表以后，布-圖可由計算機自動地完成。由于轉(zhuǎn)換得到的陣列一般是相當稀疏的，芯片布-圖密度就比較低，往往需要對設計結(jié)果進行分段“折疊”優(yōu)化,壓縮冗余的布-圖面積,以提高布-圖密度。

希望大家要多注意，此外關(guān)于布-圖設計的一些相關(guān)知識本文也做了介紹，大家可以了解得更多一點。如果您有其他問題，歡迎咨詢律霸網(wǎng)專業(yè)律師。